

Contenido

Resumen	2
Agradecimientos	4
1. INTRODUCCION	7
2. VELOCIMETRÍA POR IMÁGENES DE PARTICULAS	9
2.1 Velocimetría por Imágenes de Partículas / 9	
2.2 Clasificación de los Sistemas de Velocimetría y tipos de PIV / 10	
2.3 Componentes y consideraciones experimentales en PIV / 10	
2.3.1 Óptica / 11	
2.3.2 Partículas / 13	
2.3.3 Iluminación por Laser / 14	
2.3.4 Electrónica de captura, almacenamiento y procesamiento / 15	
2.4 Algoritmos PIV / 16	
2.4.1 PIV por seguimiento de partículas / 16	
2.4.2 Algoritmos basados en correlación / 17	
2.4.3 Auto-correlación / 17	
2.4.4 Correlación cruzada / 19	
2.4.5 Efecto de bordes y de pérdida de patrón / 22	
2.5 Simplificación de algoritmos / 23	
2.6 Interpolación sub-píxel / 24	
2.7 Estrategia para velocimetría 3D: PIV traslativo / 25	
2.8 Errores en PIV / 26	
2.7.1 Errores físicos / 26	
2.7.2 Errores de captura y procesamiento / 26	
2.9 Aplicaciones modernas en mecánica de fluidos / 27	
2.10 Resumen / 28	
Referencias	
3. ELEMENTOS DE DISEÑO EN LOGICA PROGRAMABLE	29
3.1 Diseño Lógico Digital / 30	
3.1.1 Conceptos fundamentales / 30	
3.1.2 Diseño lógico y la implementación de algoritmos genéricos en HW / 32	
3.1.3 Implementando funciones matemáticas / 33	
3.1.4 Cambio de dominio de reloj / 34	
3.2 Lógica Programable y Sistemas Embebidos / 36	
3.2.1 Generalidades de Dispositivos de Lógica Programable <i>PLDs</i> / 36	
3.2.2 Diseño en FPGA / 39	
3.2.3 Sistemas Embebidos: Arquitectura de Bus / Interrupciones - DMA / 40	
3.3 Memorias / 41	
3.4 Comunicación de datos / 42	

3.4.1 Partes de un sistema de comunicación en serie / 42	
3.4.2 Comunicación serie entre circuitos integrados / 43	
3.4.3 Comunicación entre equipos: media y baja velocidad / 44	
3.4.4 Comunicación entre equipos: alta velocidad / 44	
3.4.5 Transmisión de video / 47	
3.6 Resumen / 48	
Referencias	
4. DESARROLLO DE UN SISTEMA DE TIEMPO REAL PARA PIV.....	50
4.1 Algoritmo PIV 2D-2C (Plano Laser) y su implementación en Lógica Programable / 50	
4.1.1 El algoritmo / 50	
4.1.2 Implementación en hardware reprogramable / 52	
4.1.3 Módulo de procesamiento PIV: “PCC Core” / 54	
4.1.4 Consideraciones para un óptimo y flexible uso de recursos / 56	
4.1.5 Requerimientos funcionales del Controlador de Proceso / 58	
4.2 Estrategias de optimización / 61	
4.2.1 Administración de datos / 61	
4.2.2 Importancia del <i>buffering</i> / 64	
4.2.3 Controlador de Proceso / 67	
4.3 Interfase externa e integración de módulos / 68	
4.3.1 Captura de video / 68	
4.3.2 Arquitectura de <i>bus</i> embebida: organización y funcionamiento / 71	
4.4 Resultados: análisis y discusión / 73	
4.5 Planes futuros / 79	
4.6 Resumen / 80	
Referencias	
5. SUMARIO Y CONCLUSIONES.....	82
A. Definiciones para el algoritmo de correlación cruzada / 84	
B. Modo de transmisión de un cuadro de video según el estándar ITU-R BT.605 / 85	
C. Configuraciones de las memorias en bloque (BRAM) en FPGA Spartan-3E / 87	